随着图像处理、工业控制、无线通信等领域的飞速发

展，对数据采集系统的速度、精度等性能要求也越来越高。

这些要求都对数据采集系统的设计和实现提出了新的挑

战。目前数据采集系统的设计方案通常分为以下几类：１）

以微处理器单一控制芯片和Ａ／Ｄ转换器形式为主，该设计

方案简单，在对性能要求不高的应用场合为了降低成本甚

至可以采用集成Ａ／Ｄ转换器的微处理器［１］。２）采用通用

计算机配置数据采集卡的方式［２］，通常需要开发计算机端

应用程序，可以完成复杂的计算，但不同的采集卡相应的驱

动程序不同，如果需求改变需要更换采集卡时，相应的应用

程序也需要重新开发。因此，该设计方案通用性差，实时性

不高。３）以ＡＲＭ和ＦＰＧＡ或ＤＳＰ和ＦＰＧＡ组合方式作为

采集系统的核心［３－５］，ＡＲＭ处理器适合控制领域，ＤＳＰ处理

器适合信号处理领域，ＦＰＧＡ器件由于其自身特点，适合高

速并行采集与处理领域，具有ＡＲＭ或者ＤＳＰ等处理器无

法比拟的优势。这类组合方式结合各自特点，处理能力强，

应用范围广。通过以上分析，设计了ＡＲＭ处理器和ＦＰＧＡ

器件作为数据采集系统的核心，ＡＲＭ处理器使用Ｍａｒｖｅｌｌ

公司的ＰＸＡ２７０，ＦＰＧＡ器件使用Ａｌｔｅｒａ公司的Ｃｙｃｌｏｎｅ系

列ＥＰ１Ｃ６，前端采集芯片使用Ｔｉ公司的高精度、大动态２４

位Ａ／Ｄ转换器ＡＤＳ１２７８进行模数转换。ＡＲＭ和ＦＰＧＡ

之间的数据交换采用双口ＲＡＭ芯片来实现ＦＩＦＯ功能。

系统中ＡＲＭ处理器作为系统控制核心，负责控制整个系

统工作时序、并将数据通过网络上传到服务器中进行存储。

ＦＰＧＡ负责Ａ／Ｄ转换器的模式配置，数据传输。该组合方

式结合ＡＲＭ在控制方面和ＦＰＧＡ在采集方面的优势，具

有通用性强、配置灵活的特点。

２系统设计

本系统硬件主要由信号调理电路、模数转换器

ＡＤＳ１２７８、ＦＰＧＡ器件Ｃｙｃｌｏｎｅ系列ＥＰ１Ｃ６、双口ＲＡＭ

ＩＤＴ７２０５和处理器ＰＸＡ２７０及外围电路［６］组成，系统结构框

图如图１所示。输入信号经过信号调理电路后，进入Ａ／Ｄ

转换器进行数据转换，将模拟信号转换成２３位尾数和一符

号位的数据，ＦＰＧＡ配置Ａ／Ｄ转换器并将转换的数据按照

顺序存储到双口ＲＡＭ中，当转换数据存储满后中断ＡＲＭ

处理器，ＡＲＭ处理器将数据从双口ＲＡＭ读出进行运算，

并通过网络接口将采集数据传输到服务器。

２．１２４位Ａ／Ｄ转换芯片ＡＤＳ１２７８

ＡＤＳ１２７８［７］是德州仪器（ＴＩ）公司推出的采样率高达

１２８ＫＳ／ｓ、２４位８通道同步采样Σ－ΔＡＤＣ。支持多种工

作模式，内部集成线性相位数字滤波器，数据输出接口支

持ＳＰＩ或可选帧同步，便于与ＦＰＧＡ互连。可满足国防、

航天和医疗应用。

ＡＤＳ１２７８转换器内部集成的数字滤波器通过奈奎斯特

采样将输入信号抽取为长度为１比特的高分辨率数字信

号。８通道输入信号分别进入独立的８个Ａ／Ｄ转换器，它

内部由高阶斩波器、数字滤波器、调制器组成，可将输入模

拟信号经过高阶滤波器后得到数字信号。

ＡＤＳ１２７８的ＭＯＤＥ［０．．１］、ＦＯＲＭＡＴ［０．．２］、

ＳＹＮＣ、ＣＬＫ、ＳＣＬＫ、ＤＲＤＹ、ＤＯＵＴ［８．．１］引脚分别于

ＦＰＧＡ的ＩＯ口相接，其中，ＭＯＤＥ［０．．１］引脚状态决定

Ａ／Ｄ的工作模式，ＦＯＲＭＡＴ［０．．２］引脚状态决定数据输

出格式选择，ＣＬＫ引脚需要输入Ａ／Ｄ转换器工作时钟，

ＳＹＮＣ、ＳＣＬＫ、ＤＯＵＴ［８．．１］引脚是控制Ａ／Ｄ转换的数据

串行输出帧同步、时钟、８通道数据。图２为ＡＤＳ１２７８的

ＳＰＩ格式下，时钟和数据时序图。

２．２ＡＲＭ与ＦＰＧＡ的接口设计

本系统核心采用ＡＲＭ和ＦＰＧＡ的组合方式，在

ＡＲＭ和ＦＰＧＡ之间采用３片双口ＲＡＭＩＤＴ７２０５进行

２４ｂｉｔ数据传输，其中，ＦＰＧＡ器件控制Ａ／Ｄ转换，并将转

换数据按照一定顺序存储到双口ＲＡＭ中，当数据存储完

后将中断ＡＲＭ，ＡＲＭ将双口ＲＡＭ中的数据进行读取，

比使用ＦＩＦＯ传输的方案降低了成本、提高了数据传输的

吞吐量。

本系统中ＦＰＧＡ的设计作用如下：复位并配置

ＡＤＳ１２７８的工作模式，ＦＰＧＡ内部设置一个地址加法器

控制将Ａ／Ｄ转换器的数据写入双口ＲＡＭ中，当双口

ＲＡＭ写满后，大小２４ＫＢ，地址加法器复位。ＡＲＭ与

ＦＰＧＡ的接口方式有很多种，如ＩＩｃ、ｓｐｉ等串行接口或总

线等并行接口，串行接口由于本身的局限性限制了其在大

数据量、实时数据的传输的应用，而总线的形式更合理一

些，稳定性较之更好一点。但ＡＲＭ与ＦＰＧＡ通过地址、

数据、控制总线直接连接的方式在大数据传输时会影响系

统的效率，因此，在ＡＲＭ与ＦＰＧＡ之间采用双口ＲＡＭ

进行连接的方式，ＡＲＭ与ＦＰＧＡ异步工作，提供了系统

的效率。其接口如图３所示。

ＦＰＧＡ的控制信号ＷＲ、ＲＤ、ｎＲＥＳＥＴ与双口ＲＡＭ

ＩＤＴ７２０５的复位信号ＲＳ、读写信号ＷＲ和ＲＤ连接，数据

总线Ｄ０～Ｄ２３与双口ＲＡＭ的数据总线连接，ＦＰＧＡ通过

内部地址加法器依次将将Ａ／Ｄ转换器的数据串并转换后

写入双口ＲＡＭ中。双口ＲＡＭ的ＥＦ、ＨＦ信号分别与

ＰＸＡ２７０的ＧＰＩＯ０和ＧＰＩＯ１连接，接受数据写满后产生

的中断。ＰＸＡ２７０提供６个分区的静态存储器Ｂａｎｋ０～

Ｂａｎｋ５，设计将双口ＲＡＭ的存储空间映射到ＰＸＡ２７０的

Ｂａｎｋ３上。

３驱动程序设计

为了实现ＡＲＭ与ＦＰＧＡ通过双口ＲＡＭ的数据传

输，需要设计嵌入式Ｌｉｎｕｘ下的驱动程序［８］。当ＦＰＧＡ将

数据写到双口ＲＡＭ中，根据双口ＲＡＭ中数据的状态中

断ＡＲＭ处理器进行数据读取。这一过程主要需要中断

和总线驱动程序配合。

在中断驱动程序中，通过ｒｅｑｕｅｓｔ＿ｉｒｑ（）函数为双口

ＲＡＭ的中断分配中断请求（ＩＲＱ）号，当处理器检测到这

一ＩＲＱ号对应的中断产生时，将启动该ＩＲＱ对应的中断

服务例程［９］。ＩＲＱ号与中断处理例程是一一对应的，在系

统／ｐｏｒｃ／ｉｎｔｅｒｒｕｐｔｓ文件中可以为设备选择ＩＲＱ号。ＦＰ－

ＧＡ将Ａ／Ｄ转换的数据写入双口ＲＡＭ后，当数据写满后

会中断ＡＲＭ处理器，ＡＲＭ会响应中断处理例程，读取双

口ＲＡＭ中的数据。中断处理例程首先要清除ＰＸＡ２７０

的中断寄存器相应的位，需要通过对状态寄存器相应位进

行写操作，这是为了能够继续响应双口ＲＡＭ产生的中

断。然后是设置数据传输标志位，当主程序中检测到标志

位，进而调用总线驱动程序进行数据传输，这种工作方式

可以避免中断处理例程的冗长，提高系统传输效率。

由于应用程序工作在用户空间，它无法完成对总线的

操作，而驱动程序工作在内核空间，可完成对总线的操作，

因此，在总线驱动程序中，必须支持应用程序对总线的操

作，以完成数据的传输。传统的Ｌｉｎｕｘ应用程序需要通过

总线驱动程序完成对总线空间的访问方法是通过２个函

数完成用户空间与内核空间之间的数据传递，其中内核空

间向用户空间传输数据使用ｃｏｐｙ＿ｆｒｏｍ＿ｕｓｅｒ函数，用户空

间向内核空间传输数据使用ｃｏｐｙ＿ｔｏ＿ｕｓｅｒ函数。ｃｏｐｙ＿

ｆｒｏｍ＿ｕｓｅｒ，ｃｏｐｙ＿ｔｏ＿ｕｓｅｒ等。这种方法虽然能完成２个空

间的数据传输，但是效率不高，最好的方法是将内核空间

能访问的物理地址直接映射到用户空间，Ｌｉｎｕｘ内核提供

了ｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ函数，应用程序对该用户空间的地

址访问相当于直接对物理地址的访问［９］。本文的总线驱

动程序就是直接映射的方法，来完成快速的读写。

下面是驱动程序代码段，它使用ｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ（）

函数在驱动程序中完成ｍｍａｐ系统调用中物理空间到虚

拟空间的映射，ｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ（）函数原型如下：

ｉｎｔｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ（ｖｍａ＿ａｒｅａ＿ｓｔｒｕｃｔ＊ｖｍａ，ｕｎ－

ｓｉｇｎｅｄｌｏｎｇｆｒｏｍ，ｕｎｓｉｇｎｅｄｌｏｎｇｔｏ，ｕｎｓｉｇｎｅｄｌｏｎｇｓｉｚｅ，ｐｇ－

ｐｒｏｔ＿ｔｐｒｏｔ）；

ｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ（）函数的调用需要初始化。

虚拟内存空间指针ｖｍａ、起始地址、物理地址、映射区

域字节数等参数。首先计算物理地址，然后通过右移

ＰＡＧＥ＿ＳＨＩＦＴ位，本系统使用ＰＸＡ２７０的Ｂａｎｋ３的物理

空间，起始地址０ｘ０ｃ００００００，大小为４ＫＢ映射到虚拟空

间。驱动程序中，还需要判断虚拟内存大小和偏移了指定

距离后物理内存的大小，如果虚拟内存过大，应该返回并

提示映射超出允许的内存空间。

调用ｒｅｍａｐ＿ｐａｇｅ＿ｒａｎｇｅ（）函数过程如下：ｒｅｍａｐ＿ｐａｇｅ＿

ｒａｎｇｅ（ｖｍａ，ｖｍａ－＞ｖｍ＿ｓｔａｒｔ，０ｘ０ｃ００００００＋ｖｍａ－＞ｖｍ＿

ｐｇｏｆｆ＜＜ＰＡＧＥ＿ＳＨＩＦＴ，ｖｍａ－＞ｖｍ＿ｅｎｄ－ｖｍａ－＞ｖｍ＿

ｓｔａｒｔ，ｐｇｐｒｏｔ＿ｎｏｎｃａｃｈｅｄ（ｖｍａ－＞ｖｍ＿ｐａｇｅ＿ｐｒｏｔ））；

应用程序中调用ｍｍａｐ系统就是对ｍｍａｐ（）函数的

参数初始化。ｍｍａｐ（）函数原型如下：

ｖｏｉｄ＊ｍｍａｐ（ｖｏｉｄ＊ｓｔａｒｔ，ｓｉｚｅ＿ｔｌｅｎｇｔｈ，ｉｎｔｐｒｏｔ，ｉｎｔ

ｆｌａｇｓ，ｉｎｔｆｄ，ｏｆｆ＿ｔｏｆｆｓｅｔ）；

首先将文件描述符ｆｄ指定的设备文件与ｓｔａｒｔ处开

始的内存空间关联，通常将ｓｔａｒｔ设为０，ｍｍａｐ（）函数返回

实际关联的内存地址。ｌｅｎｇｔｈ为内存映射的字节长度，

ｐｒｏｔ为内存保护类型，ｆｌａｇ为映射类型，ＭＡＰ＿ＳＨＡＲＥＤ

标识符表示与其他所有映射这个对象的进程共享内存区

域。本设计调用ｍｍａｐ（）函数过程如下：

ｂａｓｅ＝（ｕｎｓｉｇｎｅｄｌｏｎｇ＊）ｍｍａｐ（０，０Ｘ１００，ＰＲＯＴ＿

ＲＥＡＤ｜ＰＲＯＴ＿ＷＲＩＴＥ，ＭＡＰ＿ＳＨＡＲＥＤ，ｆｄ，０）；

４系统实验结果分析

本系统中，ＦＰＧＡ外部晶振频率采用３２．７６８ＭＨｚ，经

过内部１６分频器后得到２．０４８ＭＨｚ时钟频率作为

ＡＤＳ１２７８的工作时钟。ＡＤＳ１２７８完成８通道２４位精度

的采样传输大约需２４μｓ，采样数据被ＦＰＧＡ写入双口

ＲＡＭ基本在采样结束后同步完成。当双口ＲＡＭ数据被

写满后，中断ＡＲＭ处理器进行数据读取，ＡＲＭ的工作频

率为５２０ＭＨｚ，外部总线时钟频率为１０４ＭＨｚ，配置

ＰＸＡ２７０外部Ｂａｎｋ３的ＭＳＣ寄存器为０ｘ７ｆｆ４满足系统对

双口ＲＡＭ时序读写的需要。

为了提高采集精度，首先需要对Ａ／Ｄ转换器进行零

偏校准，零偏校准后，通过动态范围计算公式２０×ｌｇ（信号

电压／噪声电压）得到各通道实际动态范围如表１所示。

其中零偏电压以转换后的数字形式给出。从表１中动态

范围一列中可以看出，系统各通道实现的动态范围都接近

Ａ／Ｄ转换器２４位采样精度时的理想动态范围１１１ｄＢ［７］，

测量结果表明本文设计的系统可充分发挥Ａ／Ｄ转换器高

精度、大动态范围的特性。

信迈提供ARM+FPGA+AD的设计与批量生产解决方案。